數(shù)據(jù)采集器核心器件-FPGA(二）
發(fā)布人： 發(fā)布時(shí)間：2021-06-11
如圖2所示，F(xiàn)PGA架構(gòu)評(píng)估流程由三個(gè)主要組件組成:一套基準(zhǔn)應(yīng)用、一個(gè)架構(gòu)模型和一個(gè)CAD系統(tǒng)。與為特定功能構(gòu)建的ASIC不同，F(xiàn)PGA是為許多用例設(shè)計(jì)的通用平臺(tái)，其中一些用例甚至可能在FPGA構(gòu)建時(shí)不存在。因此，在實(shí)現(xiàn)代表關(guān)鍵FPGA市場(chǎng)和應(yīng)用領(lǐng)域的各種基準(zhǔn)設(shè)計(jì)時(shí)，將根據(jù)效率來(lái)評(píng)估FPGA架構(gòu)。通常，每個(gè)FPGA供應(yīng)商都有一套精心選擇的基準(zhǔn)設(shè)計(jì)，這些設(shè)計(jì)是從專有系統(tǒng)實(shí)現(xiàn)和各種客戶應(yīng)用中收集的。還有幾個(gè)開(kāi)源基準(zhǔn)套件，如經(jīng)典的MCNC20[13]、VTR[14]和Titan23[15]套件,這些在學(xué)術(shù)FPGA架構(gòu)和CAD研究中是常用的。雖然早期的學(xué)術(shù)FPGA研究使用了MCNC設(shè)計(jì)套件，但這些電路現(xiàn)在太小(數(shù)千個(gè)邏輯原語(yǔ))和太簡(jiǎn)單(只有輸入輸出和邏輯)，無(wú)法代表現(xiàn)代FPGA用例。VTR，尤其是Titan套件更大、更復(fù)雜，使它們更具代表性，但隨著FPGA容量和應(yīng)用復(fù)雜性的不斷增長(zhǎng)，通常需要新的基準(zhǔn)套件。圖2:FPGA架構(gòu)評(píng)估流程評(píng)估流程的第二部分是FPGA架構(gòu)模型。FPGA的設(shè)計(jì)涉及來(lái)自架構(gòu)級(jí)組織的許多不同決策(例如塊的數(shù)量和類型、線段長(zhǎng)度的分布、邏輯簇和邏輯元件的大小)到晶體管級(jí)電路實(shí)現(xiàn)(例如可編程開(kāi)關(guān)類型、布線緩沖器晶體管大小、寄存器實(shí)現(xiàn))。還涉及到不同的實(shí)現(xiàn)風(fēng)格；邏輯塊和可編程布線被設(shè)計(jì)和布局為全定制的電路，而大多數(shù)硬化的塊(例如DSP)分別為模塊內(nèi)核和外設(shè)混合了標(biāo)準(zhǔn)單元和全定制設(shè)計(jì)。一些模塊(存儲(chǔ)、輸入輸出)甚至包括重要的模擬電路。所有這些不同的組件都需要仔細(xì)建模，以評(píng)估整個(gè)FPGA架構(gòu)。除了從每個(gè)組件的電路級(jí)實(shí)現(xiàn)中獲得的面積、時(shí)序和功率模型之外，這通常使用架構(gòu)描述文件來(lái)獲取，架構(gòu)描述文件指定不同的FPGA塊和布線架構(gòu)的組織和類型。最后，使用可重定位的CAD系統(tǒng)，如VTR [14]，將選定的基準(zhǔn)應(yīng)用映射到指定的FPGA架構(gòu)上。這種CAD系統(tǒng)由一系列復(fù)雜的優(yōu)化算法組成，這些算法將寫(xiě)在HDL中的基準(zhǔn)綜合為電路網(wǎng)表，將其映射到不同的FPGA塊，將映射的塊放置在FPGA上的特定位置，并使用指定的可編程布線架構(gòu)在它們之間布線連接。然后，我們用由CAD系統(tǒng)產(chǎn)生的實(shí)現(xiàn)來(lái)評(píng)估幾個(gè)關(guān)鍵指標(biāo)。總面積是應(yīng)用使用的FPGA塊的總面積，以及其中包含的可編程布線。時(shí)序分析器找到通過(guò)塊和布線的關(guān)鍵路徑，以確定應(yīng)用時(shí)鐘的最大頻率。功耗是根據(jù)使用的資源和信號(hào)切換速率來(lái)估計(jì)的。FPGAs從來(lái)不是為一個(gè)應(yīng)用設(shè)計(jì)的，所以這些指標(biāo)在所有基準(zhǔn)中是平均的。最后，根據(jù)架構(gòu)目標(biāo)(例如高性能或低功率)。其他指標(biāo)，如CAD工具運(yùn)行時(shí)間以及CAD工具未能在一個(gè)架構(gòu)上布線一些基準(zhǔn)也經(jīng)常被考慮。
備案號(hào)：冀ICP備19014184號(hào)-1